zits456shkwon 님의 블로그

실제 우리가 Control 할 수 있는 MCU 회로도

LQFP64 패키지라고 나와있네요.

64핀짜리라 한번에 그리기 힘들었던 모양인지 U5A, U5B 2블럭으로 나눠놨습니다.

(실제로는 용도 별로 나눔)

딱 봐도 U5A 블럭은 Pheripheral 용 PIN / U5B는 파워쪽 핀으로 구성되어 있네요.

여기서 사용하는 MCU 는 STM32F103RB 제품이고, 말했듯이 64핀 패키지 제품입니다~

당연하겠지만 데이터 시트의 핀 번호와 같은 걸 볼수 있네요.

첨부한 핀 맵대로 CubeMX를 통해서 핀번호 세팅을 해준 모양입니다.

핀 맵 설정은 나중에 다뤄보겠습니다.

일단 U5A 왼쪽의 Pin을 빼놓은 부분은 Direct로 연결 안해 놓고, 용도별로 분류하거나,  MCU 바꾸거나 뭐 그럴때 유용한데

신경안써도 됩니다.

보아하니 기본적으로 USART 통신 x1 / PA13,PA14 = SWD로 사용하고 있고 32.768 RTC가 기본적으로 달려있네요.

PC13은 PIN-MAP에는 TAMPER-RTC라고 되어있는데, 그냥 GPIO로 쓰나봅니다.

추후에 CubeIDE를 써서 코딩을 하게 되면 다시 뭔가 추가 될 예정.

MOSFET은 4가지로 구분된다.

*MOSFET 타입 예시

동작하는 모드에 따라서 Enhancement / Depletion으로 나뉘는데 별 내용은 없다.

대부분 사용하는 건 Enhancement 형태를 사용한다.

처음에는 막혀있다가 Gate에 적절한 전압이 걸리면 변화가 생겨서 통로가 생기는 구조다. 

E-MOSFET으로만 생각해보기로 한다.

P, N은 생각하지말고 심볼만 보면 끊어져있는 형태인 것을 알수 있다.

= 아무것도 안하면 OPEN

이제 P와 N을 개입시켜 생각해자.

N-ch E-type MOSFET으로 알아보자.

N-ch E-MOSFET은 N형 반도체끼리 Short가 나야지 전류가 흐르게 되는 구조다.

P형(+) 반도체를 밀어내기 위해 일반적으로 Vgate > 0 전압을 가해주면 되겠다.

하지만 실상은 이것보다 조금 더 복잡한 형태다. 

Vgs​>0 ⇔Vg​−Vs​>0 ⇔Vg​>Vs로 ​ 게이트 전압이 소스 전압보다 커야된다. (자세한 내용은 첨부)

간단 뇌피셜~ 왜 Vgs냐?

결국은 Vgate 전압으로 채널을 만들면 Source에서 Drain으로 전자를 끌어가야한다!

(전류 방향 Drain -> Source) Drain에 양전압이 걸리고, 만들어진 채널으로 전류가 흘러야하는데

전류는 흐르기 쉬운 곳으로 흐르는데 Gate 전압이 Source 전압보다 낮으면,, 전류가 Source쪽으로 흐를까요?

+ 최소한의 Vth = 게이트 생성 문턱 전압 이상의 크기는 가져야 함.

이제 실제 P-ch E -MOSFET을 알아보자.

STS9P3LLH6 제품인데, 당연히 처음은 꺼져 있고, VGS < 0 인 경우에 도통된다.

Vgs(th) 부분이 -1V~-2V 사이가 걸리게 되면 도통된다.

이새끼들 그리기가 귀찮았나.. P MOS 기준으로 뒤집어서 보란다..ㅋㅋ;

Nuclio B'd F103RB 회로도 분석

STM32F103RB 가 내장된 제품으로 외부 ST-LINK 없이 FW 다운로드가 가능하다. 

U_Connectors = MCU의 IO Block

U_ST_LINK = SWD / RST 

U_MCU_64 = MCU의 Ports

EV5 = External 5V in / U5V = USB 5V in

일반적인 경우 USB Power를 사용하기 때문에 JP5는 1-2 연결 필요

확대해서 보자면..

 MOSFET에 대한 설명 : https://zits456shkwon.tistory.com/4

STS9P3LLH6(P-ch MOSFET, Vgs < 0 = Vg  <Vs 일 때, 도통)

Vgs(th) < -1  = Vg < Vs -1 이면 도통되는 소자이다.

PWR_ENn은 nagative일때 동작한다는 의미로, High(3V3), Low(0V)일 거다.

PWR_ENn이 Low : Vg = 0[V]  < Vs - 1 = 4[V] : 도통

PWR_ENn이 High : Vg = 3.3[V] < Vs -1 = 4[V] : Vth을 못 넘어서 차단

PWR_ENn이 Tri : Vg = 5.0[V] < Vs -1 = 4[V] : 차단(동작 없음)

Tri State: https://m.blog.naver.com/tnrgus1113/221285294069

즉 정상적으로 ST_Link가 low를 내줄 때에만 동작하도록 설계되어 있다.

그 뒤에는 단순히 3V3 고정형 LDO를 사용하여 전압을 3.3V로 내려준다.

LDO란?:

VDD = 3V3 다음 챕터에 계속..

✅ 왜 Firmware 경험이 HW 엔지니어에게 중요한가?

🎯 어느 정도 수준의 Firmware 경험이면 좋은가?

✅ “공장 라인이 돌아가는 순서도를 직접 만들어 적용해본 경험”의 핵심 가치는?